## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-340517

(43) Date of publication of application: 27.11.2002

(51)Int.CI.

G01B 7/34 A61B 5/117 G06T 1/00

(21)Application number: 2001-149456

(71)Applicant: NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing:

18.05.2001

(72)Inventor: MORIMURA HIROKI

SHIGEMATSU TOMOSHI MACHIDA KATSUYUKI

**KURAKI OKU** 


SHIMAMURA TOSHISHIGE

## (54) SENSOR APPARATUS FOR DETECTING FINE SHAPE OBJECT

## (57)Abstract:

PROBLEM TO BE SOLVED: To inhibit the increase in manufacturing costs caused by the failures in a calibration circuit.

SOLUTION: In the sensor apparatus for detecting a fine shape, the amount of electricity that changes according to a fine shape to be detected is detected by a detection element 1, and sensor cells 11 for outputting a signal, in response to the amount of electricity from a sensor circuit 2, are arranged two- dimensionally for detecting the irregularities of the fine shape. In the sensor apparatus, a test circuit 8 for inspecting the operation of a calibration circuit 3 is provided for each sensor cell 11, and detection sensitivity is adjusted across the board for each sensor circuit 2, based on a test circuit control signal 5A.



## **LEGAL STATUS**

[Date of request for examination]

03.10.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3643050

[Date of registration]

04.02.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## **CLAIMS**

## [Claim(s)]

[Claim 1] The sensing element which detects quantity of electricity which changes according to the detailed configuration for detection, The sensor circuit which measures quantity of electricity detected by this sensing element, and is changed and outputted to the output signal according to that quantity of electricity, It has two or more sensor cels which have the calibration circuit which adjusts the detection sensitivity of this sensor circuit. Detailed configuration detection sensor equipment characterized by having the test circuit which is detailed configuration detection sensor equipment which senses the irregularity of said detailed configuration based on the output of these sensors cel arranged by two-dimensional, is prepared for said every sensor cel, and inspects actuation of the calibration circuit concerned.

[Claim 2] It is detailed configuration detection sensor equipment characterized by replacing said test circuit with an output from the sensor circuit concerned in detailed configuration detection sensor equipment according to claim 1 in the case of test actuation, and consisting of a selector which outputs the acknowledge signal of operation for checking actuation of the calibration circuit concerned as an output signal from the sensor cel concerned.

[Claim 3] In detailed configuration detection sensor equipment according to claim 1 said test circuit When the acknowledge signal of operation for checking actuation of the calibration circuit concerned shows the 1st condition in the case of test actuation It is detailed configuration detection sensor equipment characterized by consisting of a threshold circuit which fixes the output level of the output signal of the sensor cel concerned when the output according to said quantity of electricity is outputted as an output signal of the sensor cel concerned based on a predetermined threshold and said acknowledge signal of operation shows the 2nd condition.

[Claim 4] It is detailed configuration detection sensor equipment characterized by having the load circuit where said calibration circuit adjusts the detection sensitivity of the sensor circuit concerned in detailed configuration detection sensor equipment according to claim 2 or 3, and the counter circuit which controls this load circuit based on enumeration data, and using the signal of the most significant bit of said enumeration data as said acknowledge signal of operation.

[Claim 5] It is detailed configuration detection sensor equipment characterized by inspecting actuation of the calibration circuit concerned based on the test circuit control signal supplied through the test control line to which said each test circuit was connected in common in detailed configuration detection sensor equipment according to claim 1.

## [Translation done.]

## \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the detailed configuration detection sensor equipment which senses detailed irregularity, such as human being's fingerprint and a muzzle pattern of an animal, especially about detailed configuration detection sensor equipment.

## [0002]

[Description of the Prior Art] As an application of detailed configuration detection sensor equipment which detects the detailed configuration for detection, many fingerprint sensors which detect the pattern of a fingerprint are proposed. For example, "ISSCC DIGEST OF TECHNICAL PAPERS" It is indicated by FEBRUARY 1998 pp.284–285. This prepares a sensor electrode in the interior of the cel (henceforth a sensor cel) arranged by two-dimensional on the LSI chip, detects the electrostatic capacity formed between this sensor electrode and the skin of the finger touched through the insulator layer, and senses the concavo-convex pattern of a fingerprint. Since the values of the capacity formed of the irregularity of a fingerprint differ, the irregularity of a fingerprint can be sensed by detecting this capacity difference. [0003] Moreover, the detailed configuration detection sensor equipment which has a means to adjust the detection sensitivity of the sensor circuit which has more than one according to an individual is proposed (for example, reference, such as an application for patent No. 171932 [ 2000 to ]). The block diagram of conventional detailed configuration detection sensor equipment is shown in drawing 8. The sensor cel 11 consists of the sensing element 1, a sensor circuit (VT conversion) 2, a calibration circuit 3, and a selection circuitry 9.

[0004] A sensing element 1 is a component for changing a detailed configuration into quantity of electricity. The sensor circuit 2 is a circuit which measures quantity of electricity of the sensing element which changes with detailed configurations, changes into the time amount signal which has the pulse width according to the quantity of electricity by the internal electrical-potential-difference—time amount conversion circuit, and is outputted as output signal 2A. The calibration circuit 3 is a circuit which adjusts detection sensitivity of the sensor circuit 2 of the sensor cel 11 concerned according to an individual for every sensor cel (sensitivity settling). A selection circuitry 9 is a circuit which makes the sensor cel 11 concerned operating state based on selection—signal 9A.

[0005] When adjusting the detection sensitivity in the sensor circuit 2 of each sensor cel 11 (henceforth a calibration), the sensor detects a criteria sample without irregularity, or it is detecting without putting anything on a sensor side, and each sensor cel is made to detect the same measured value as a device under test. Output-signal 2A from the sensor cel 11 is inputted into the calibration circuit 3. The calibration circuit 3 consists of a load circuit 31, a counter circuit (n bits) 32, and a time amount signal comparator circuit 33.

[0006] Output signal 2A is compared with reference pulse signal 3A which has the pulse width according to desired detection sensitivity in the time amount signal comparator circuit 33. And the comparison result which has the pulse width of both time subtraction is inputted into a counter circuit (n bits) 32 as counter input signal 3B. In a counter circuit 32, counter actuation is performed based on this counter input signal 3B. Thereby, renewal of sequential of the enumeration data in a counter circuit 32 is carried out, connection with the sensor circuit 2 to n load components Z1–Zn prepared in the load circuit 31 with this enumeration data is controlled, and the detection sensitivity of the sensor circuit 2 is adjusted. The detection sensitivity of each sensor circuit 2 is adjusted for this actuation 1 time or by repeating two or more times in each sensor cel 11, and the engine performance of each sensor cel is made into homogeneity.

[0007] The example of a concrete configuration of the conventional sensor cel is shown in <u>drawing 9</u>. It realizes by sensor electrode 1B which was formed in the insulating layer 16 and covered with the passivation membrane 15, and the sensing element 1 uses the electrostatic capacity Cf formed between the finger front face 14 and sensor electrode 1B as quantity of electricity. The sensor circuit 2 consists of PchMOSFETQ1, NchMOSFETQ2, a constant current source I, and an electrical-potential-difference-time amount conversion circuit (henceforth VT conversion circuit). Cp0 is parasitic capacitance.

[0008] The timing chart which shows detection actuation of a sensor cel to drawing 10 is shown. A sensor circuit control signal / PRE (PRE bar) is controlled by supply voltage VDD, Q1 turns off, before [ time of day T1 ] the sensor circuit control signal RE is controlled by electrical-potential-difference 0V, Q2 turns off, and a joint N1 is 0V. A signal/PRE is controlled by 0V at time of day T1, Q1 turns on, and a joint N1 goes up to VDD. And while a signal / PRE, and Signal RE are controlled at time of day T2 to VDD and Q1 turns off, Q2 turns on. Thereby, the charge accumulated in electrostatic capacity Cf discharges.

[0009] Therefore, if the potential of a joint N1 will fall gradually at the rate depending on electrostatic capacity Cf, Signal RE is controlled 0V to time-of-day T3 in which only predetermined time deltat has passed since time of day T2 and Q2 is turned off, in a joint N1, potential VDD-delta V according to electrostatic capacity Cf will be maintained, and this will be outputted to the VT conversion circuit 21.

[0010] A constant current source IVT, capacity CL, and the threshold circuit 22 are established in the VT conversion circuit 21. In this VT conversion circuit 21, a constant current source IVT operates according to the potential of a joint N1, and capacity CL is charged. In the threshold circuit 22, when the potential of this capacity CL exceeds a predetermined threshold, that output, i.e., output signal 2A, is reversed. Thereby, after a charge starts charge to the empty capacity CL, and only the time amount according to the potential of a joint N1 passes, by output signal 2A being reversed and measuring this time amount length at the time of the sensing actuation which detects the detailed

configuration for detection shows the irregularity on the front face of the skin.

[0011] Moreover, the enumeration data of a counter circuit 32 is beforehand set as a initial value so that all load components may be made into a non-active state at the time of the calibration actuation which adjusts the detection sensitivity of the sense circuit 2. Moreover, for each the detection actuation of every, it is output signal 2A from the VT conversion circuit 21 at the initiation time, and it is set as a initial value. And reference pulse signal 3A which has the pulse width according to desired detection sensitivity is supplied to the sensor cel 11, and sequential detection actuation is performed in the sensor cel 11 synchronizing with this. Thereby, as output signal 2A is obtained from the sensor circuit 2 and it is shown in drawing 11, output signal 2A is compared with reference pulse signal 3A in the time amount signal comparator circuit 33, for example, counter input signal 3B is generated by the AND of output signal 2A and reference pulse signal 3A.

[0012] When electrostatic capacity Cf is fixed, as output signal 2A is shown in drawing 11 according to the load of a load circuit 31, the time delay ts from the rising edge of reference pulse signal 3A to the rising edge of output signal 2A changes. Therefore, since counter input signal 3B is inputted into a counter circuit 32 for every (time of day T1 and T2) and detection actuation when output signal 2A changes earlier than the time amount on which it decides by ts (ts>tr), in a counter circuit 32, the increment of the enumeration data is carried out and the load of a load circuit 31 carries out a sequential increment.

[0013] And when output signal 2A changes after the time amount on which it decides by ts (ts<=tr), the detection sensitivity of (time-of-day T3) and the sensor circuit 2 turns into sensibility of the request corresponding to tr, counter input signal 3B is no longer outputted, and the selection condition of the load component at that time is held by the counter circuit 32. Therefore, by setting up with Zk=Z and 2k-1 (k being the natural number) as a load value of each load component, whenever enumeration data counts up, the value of a load circuit 31 becomes large every [ Z ], and detection sensitivity can be adjusted per Z. Such calibration actuation is performed according to an individual every sensor cel 11, and is adjusted to respectively suitable detection sensitivity.

[0014] As load components Z1–Zn of a load circuit 31, a load component controllable to an active state and a non-active state may be used. Drawing 12 is the example of implementation of a load component controllable to an active state and a non-active state, and the example of a capacitive load component is shown in drawing 12 (a), and it shows the example of a resistance load component to drawing 12 (b). Thus, even if it originates in process dispersion and differs from each other for every sensor cell by forming the calibration circuit 3 every sensor circuit 2, the property, i.e., the detection sensitivity, of the sensor circuit 2, detectability ability of each sensor cell can be made into homogeneity. [0015]

[Problem(s) to be Solved by the Invention] However, with such conventional detailed configuration detection sensor equipment, although it could adjust about the detection sensitivity of the sensor circuit 2 in the calibration circuit 3, when calibration circuit 3 the very thing had failure, it was not able to be detected. Since [ with many MOS transistor components ] the packaging density of especially the counter circuit 32 of the calibration circuit 3 is also high, the failure which originates in a semi-conductor process as compared with other circuit sections generates and comes to burn it.

[0016] Therefore, after assembling detailed configuration detection sensor equipment also including passive circuit elements other than the sensor chip with which the sensor cel was carried, the performance test needed to be performed, selection exclusion of what a calibration circuit does not function on needed to be carried out, and there was a problem that will originate in failure of a calibration circuit and a manufacturing cost will increase. This invention is for solving such a technical problem, and it aims at offering the detailed configuration detection sensor equipment which can control increase of the manufacturing cost resulting from failure of a calibration circuit.

[0017]

[Means for Solving the Problem] In order to attain such a purpose, the detailed configuration detection sensor equipment concerning this invention The sensing element which detects quantity of electricity which changes according to the detailed configuration for detection, The sensor circuit which measures quantity of electricity detected by this sensing element, and is changed and outputted to the output signal according to that quantity of electricity, It has two or more sensor cels which have the calibration circuit which adjusts the detection sensitivity of this sensor circuit. It is detailed configuration detection sensor equipment which senses the irregularity of a detailed configuration based on the output of these sensors cel arranged by two-dimensional, and it is prepared for every sensor cel and has the test circuit which inspects actuation of the calibration circuit concerned.

[0018] As a test circuit, in the case of test actuation, it may replace with an output from the sensor circuit concerned, and the selector which outputs the acknowledge signal of operation for checking actuation of the calibration circuit concerned as an output signal from the sensor cel concerned may be used. Or when the output according to quantity of electricity is outputted as an output signal of the sensor cel concerned based on a predetermined threshold when the acknowledge signal of operation for checking actuation of the calibration circuit concerned shows the 1st condition

in the case of test actuation, and an acknowledge signal of operation shows the 2nd condition, the threshold circuit which fixes the output level of the output signal of the sensor cel concerned may be used.

[0019] Moreover, when a calibration circuit consists of a load circuit which adjusts the detection sensitivity of the sensor circuit concerned, and a counter circuit which controls this load circuit based on enumeration data, the signal of the most significant bit of enumeration data may be used as an acknowledge signal of operation. You may make it inspect actuation of the calibration circuit concerned in each test circuit based on the test circuit control signal supplied through the test control line connected in common.

[0020]

[Embodiment of the Invention] Next, the gestalt of operation of this invention is explained with reference to a drawing. The busy condition of the detailed configuration detection sensor equipment applied to this invention at <u>drawing 1</u> is shown. As shown in <u>drawing 1</u>, detailed configuration detection sensor equipment 10 is constituted by the sensor cel of a large number which adjoined mutually, and, typically, consists of sensor cels 11 of a large number arranged two-dimensional (the shape of the shape of an array, or a grid). By contacting candidates for detection, such as a finger 13, to the sensor side 12 of this detailed configuration detection sensor equipment 10, that front face for detection (the shape of toothing [ Here ] of a fingerprint) is detected according to an individual in each sensor cel 11, and the two-dimensional data in which the detailed configuration for detection is shown are outputted.

[0021] <u>Drawing 2</u> is the block diagram showing the detailed configuration detection sensor equipment concerning the gestalt of 1 operation of this invention. With this detailed configuration detection sensor equipment 10, each sensor cel 11 is arranged p piece xq piece (p and q are two or more integers) in the shape of a grid. Decoder DC outputs a selection signal to either of the cel selection lines WL1-WLq based on address signal AD. It connects with q sensor cels 11 arranged among each sensor cel 11 at the line concerned in common, and by outputting a selection signal to the cel selection line WL concerned from Decoder DC, q sensor cels 11 arranged at the line concerned will be chosen as coincidence, and these cel selection lines WL1-WLq will be in operating state.

[0022] Moreover, every p sensor cels 11 arranged in the direction of a train, the A/D-conversion circuit 4 is formed, respectively and p sensor cels 11 arranged at each train are connected in common by the data lines DL1-DLq, respectively. The A/D-conversion circuit 4 carries out A/D conversion of the output signal outputted by the analog signal from the sensor cel 11 through the data-line DL concerned, and outputs digital output signal 4A.
[0023] With such detailed configuration detection sensor equipment 10 of a configuration In the case of the sensing actuation for detecting a detailed configuration, with the selection signal from Decoder DC One sensor cel 11 is chosen as coincidence for every data lines DL1-DLq, respectively, and the output signal from these q sensor cels 11 is inputted into the A/D-conversion circuit 4 in juxtaposition through the data lines DL1-DLq, respectively, and is outputted as digital output signal 4A. Therefore, by changing address signal AD in order, q sensor cels 11 are chosen for every line, the output signal of these sensors cel 11 is outputted as digital output signal 4A per line one by one from each A/D-conversion circuit 4, and the two-dimensional data in which a detailed configuration is shown are obtained as a result.

[0024] Moreover, in the case of the calibration actuation which adjusts the detection sensitivity of the sensor cel 11, q sensor cels 11 are chosen as coincidence per line like the above-mentioned sensing actuation. And reference pulse signal 3A is supplied through the control line CL connected in common to all the sensor cels 11. Therefore, it will be individually adjusted in juxtaposition per line one by one every q sensor cels 11 chosen for every line by changing address signal AD in order.

[0025] On the other hand, it connects in common to all the sensor cels 11 also about the test control line TL. Therefore, in the case of the test actuation which tests the calibration circuit 3 of each sensor cel 11 collectively, test circuit control signal 5A which directs the test activation is supplied to all the sensor cels 11 through the test control line TL at coincidence from the test control circuit 5, bundles up in all the sensor cels 11, and the test of the calibration circuit 3 is performed.

[0026] Next, with reference to drawing 3, the gestalt of the 1st operation concerning this invention is explained.

Drawing 3 is the block diagram showing the configuration of the sensor cel 11. Each sensor cel 11 is making the same configuration, respectively, and consists of a sensing element 1, the sensor circuit 2, a calibration circuit 3, a test circuit 8, and a selection circuitry 9. A sensing element 1 is a component for changing a detailed configuration into quantity of electricity 1A. The sensor circuit 2 is a circuit which measures quantity of electricity 1A of a sensing element which changes with detailed configurations, and is changed and outputted to output signal 2B according to the quantity of electricity (magnitude). In addition, the configuration of the sensor circuit 2 is the same as that of the above-mentioned (refer to drawing 9), and detailed explanation here is omitted.

[0027] The calibration circuit 3 is a circuit which adjusts the detection sensitivity of the sensor circuit 2 concerned according to an individual. The counter circuit 32 which carries out the maintenance output of the enumeration data for controlling the load circuit 31 which consists of two or more load components, and each load component of this load

circuit 31, and the time amount signal comparator circuit [ A / output signal 2B of the sensor circuit 2 and / reference pulse signal 3/ the time of test actuation ] 33 are established in this calibration circuit 3. A selection circuitry 9 is a circuit which makes the sensor cel 11 concerned operating state based on selection-signal 9A.

[0028] A test circuit 8 is a circuit which tests actuation of the calibration circuit 3 of each sensor cel 11. This test circuit 8 is formed between the sensor circuit 2 and data-line DL, change actuation is performed based on test circuit control signal 5A at the time of test actuation, it replaces with output-signal 2B from the sensor circuit 2, and of operation acknowledge signal 3C is outputted to data-line DL as output-signal 2A. As this of operation acknowledge signal 3C, the most significant bit signal of the enumeration data outputted from a counter circuit 32 is used as a signal which can check actuation of a counter circuit 32.

[0029] Next, actuation of the gestalt of this operation is explained with reference to drawing 4. The example of a concrete configuration of a sensor cell is shown in drawing 4. The sensor detects a criteria sample without irregularity, or the measured value same in each sensor cell is made to detect by detecting without putting anything on a sensor side as a device under test at the time of test actuation. And test circuit control signal 5A is outputted to each sensor cell 11 through the test control line TL from the test control circuit 5.

[0030] The selector 81 which chooses either of output signal 2B from the sensor circuit 2 and of operation acknowledge signal 3C from a counter circuit 32 is formed in the test circuit 8. In this selector 81, when test circuit control signal 5A is not outputted, at the time of the test actuation to which output signal 2B is chosen as, it is outputted as output signal 2A, and test circuit control signal 5A is outputted, of operation acknowledge signal 3C is chosen, and it is outputted to it as output signal 2A.

[0031] Therefore, according to the output of test circuit control signal 5A, a selector 81 is changed and of operation acknowledge signal 3C from a counter circuit 32 is outputted to data-line DL. After checking that this of operation acknowledge signal 3C is an initial state (L level), a sensor circuit control signal / PRE and RE are controlled, and sequential execution of the detection actuation is carried out in the sensor circuit 2. Thereby, one pulse signal is outputted for every detection actuation as an output signal 2B of the VT conversion circuit 21.

[0032] This pulse signal is inputted into the time amount signal comparator circuit 33. The AND gate 34 and the OR gate 35 are established in the time amount signal comparator circuit 33. Test circuit control signal 5A and reference pulse signal 3A are inputted into the OR gate 35, test circuit control signal 5A is outputted at the time of test actuation, and reference pulse signal 3A is outputted at the time of calibration actuation. The output and output signal 2B of the OR gate 35 are inputted into the AND gate 34, and the AND of these inputs is outputted to it as counter input signal 3B to a counter circuit 32.

[0033] Therefore, at the time of test actuation, the AND of test circuit control signal 5A and output signal 2B is outputted as counter input signal 3B. In addition, at the time of calibration actuation, the AND of reference pulse signal 3A and output signal 2B is outputted as counter input signal 3B. Thus, at the time of test actuation, counter input signal 3B which consists of a pulse signal for every detection actuation in the sensor circuit 2 is inputted into a counter circuit 32, and the enumeration data increases gradually. And counting progresses to the most significant bit and it is reversed to the normal state (H level) of a counter circuit 32 here [ the bit and here ] where it chose as of operation acknowledge signal 3C.

[0034] This of operation acknowledge signal 3C is outputted to data-line DL as output signal 2A through the selector 81 of a test circuit 8. Therefore, it can judge whether the calibration circuit 3 operates normally by checking that output-signal 2A from each sensor cel 11 shows a normal state (H level).

[0035] Thus, a test circuit 8 is formed every sensor cel 11, and since it was made to output of operation acknowledge signal 3C which shows normal actuation of a counter circuit as output signal 2A at the time of test actuation, before assembling as detailed configuration detection sensor equipment, to calibration circuit 3 pan, actuation of a counter circuit 32 can be tested with the sensor chip simple substance the sensor cel was carried. Therefore, an assembly activity can be done only using a normal sensor chip, and increase of the manufacturing cost resulting from failure of a calibration circuit can be controlled.

[0036] Moreover, in the time amount signal comparator circuit 33, since it was made to input into a counter circuit 32, using as counter input signal 3B the AND of the OR output of reference pulse signal 3A used for test circuit control signal 5A used for test actuation, and calibration actuation, and output signal 2B from the sensor circuit 2, the change control of the input signal to the counter circuit 32 at the time of test actuation and calibration actuation can be carried out in simple circuitry.

[0037] Next, with reference to <u>drawing 5</u>, the gestalt of the 2nd operation concerning this invention is explained. <u>Drawing 5</u> is the block diagram showing the detailed configuration detection sensor equipment concerning the gestalt of the 2nd operation. Although the gestalt (refer to <u>drawing 3</u>) of the 1st operation explained the case where a test circuit 8 was established in the latter part of the sensor circuit 2, the gestalt of this operation is established in the VT conversion circuit 23 the interior of the sensor circuit 2, and here, and other configurations are the same as that of the

gestalt of the 1st operation.

[0038] The example of a concrete configuration of a sensor cel is shown in drawing 6. The circuit which has the function of the test circuit 8 mentioned above as a threshold circuit 24 is established in the VT conversion circuit 23 of this test circuit 2. That is, test circuit control signal 5A is inputted, at the time of sensing actuation, the potential of capacity CL is compared with a predetermined threshold, and the comparison result is outputted to the threshold circuit 24 as output signal 2A. Moreover, when test circuit control signal 5A shows under test actuation, according to of operation acknowledge signal 3C from a counter circuit 32, either the same sensor output as the time of sensing actuation or fixed level is chosen, and it is outputted to data-line DL as output signal 2A.

[0039] On the other hand, output signal 2A is inputted into the time amount signal comparator circuit 33 of the calibration circuit 3, and the AND of test circuit control signal 5A and output signal 2A is outputted as counter input signal 3B at the time of test actuation. In addition, at the time of calibration actuation, the AND of reference pulse signal 3A and output signal 2A is outputted as counter input signal 3B. Therefore, in the case of test actuation, when of operation acknowledge signal 3C is an initial state (L level: the 1st condition), after checking that the same output signal 2A as the time of sensing actuation is outputted, detection actuation in the sensor circuit 2 is started. Counter input signal 3B which consists of a pulse signal for every detection actuation in the sensor circuit 2 is inputted into a counter circuit 32 by this, and the enumeration data increases gradually. And counting progresses to the most significant bit and the bit is reversed to H level here [ the bit and here ] where it chose as of operation acknowledge signal 3C.

[0040] This of operation acknowledge signal 3C becomes what shows a normal state (H level: the 2nd condition) by this, and output-signal 2A of the fixed level (L level) from the threshold circuit 24 is outputted to data-line DL. Therefore, it can judge whether the calibration circuit 3 operates normally by checking that the same output-signal 2A as the time of sensing actuation is outputted from each sensor cel 11, and that the output-signal 2A shows fixed level.
[0041] The threshold circuit 24 with a test facility is formed every sensor cel 11. Thus, at the time of test actuation When an acknowledge signal of operation shows an initial state, based on a predetermined threshold, the output according to quantity of electricity is outputted as output signal 2A of the sensor cel concerned. Since it was made to output output signal 2A of fixed level according to of operation acknowledge signal 3C which shows normal actuation of a counter circuit 32 Before assembling as detailed configuration detection sensor equipment by checking the level of these output-signals 2A, respectively, to calibration circuit 3 pan, actuation of a counter circuit 32 can be tested with the sensor chip simple substance the sensor cel was carried. Therefore, like the gestalt of the 1st operation, an assembly activity can be done only using a normal sensor chip, and increase of the manufacturing cost resulting from failure of a calibration circuit can be controlled.

[0042] The example of a concrete configuration of the threshold circuit 24 is shown in <u>drawing 7</u>. The AND gate 25 and NAND gate 26 are established in this threshold circuit 24. Test circuit control signal 5A and of operation acknowledge signal 3C are inputted into NAND gate 26, and the reversal logic of the AND is outputted to it. Therefore, since test circuit control signal 5A of H level is inputted at the time of test actuation, the reversal logic of of operation acknowledge signal 3C is outputted. Moreover, H level is outputted in the case of [ other than the time of test actuation ].

[0043] The output of this NAND gate 26 and the potential of capacity CL are inputted into the AND gate 25, and that AND is outputted to it as output signal 2A. Therefore, at the time of test actuation, in the period of L level when of operation acknowledge signal 3C shows an initial state, binarization of potential 2C of capacity CL is carried out by the threshold of the AND gate 25, and the pulse signal according to detection actuation in the sensor circuit 2 is outputted as output signal 2A. Moreover, when of operation acknowledge signal 3C is set to H level which shows the normal state of a counter circuit 32, output signal 2A of L level is outputted fixed. In addition, in the case of [ other than the time of test actuation ], binarization of potential 2C of capacity CL is carried out by the threshold of the AND gate 25, and it is outputted as output signal 2A.

[0044] Thus, since the threshold circuit 24 was constituted combining the AND gate 25 and NAND gate 26, the threshold circuit 24 which has a test facility on a scale of few circuits can be realized, without using a selector 81. [0045] Moreover, in the time amount signal comparator circuit 33, since it was made to input into a counter circuit 32, using as counter input signal 3B the AND of the OR output of reference pulse signal 3A used for test circuit control signal 5A used for test actuation, and calibration actuation, and output signal 2A from the sensor circuit 2, the change control of the input signal to the counter circuit 32 at the time of test actuation and calibration actuation can be carried out in simple circuitry.

[0046] Although the gestalt of each above operation explained as an example the case where the most significant bit was used among the enumeration data of a counter circuit 32, as of operation acknowledge signal 3C, other signals may be used as long as it is the signal which can check normal actuation of a counter circuit 32. Like the gestalt of each above-mentioned implementation, as of operation acknowledge signal 3C, the normal actuation about all the bits of a

counter circuit 32 can be checked by the 1-bit signal, and circuitry can be extremely simplified by using the most significant bit.

[0047] Although the case where chose the sensor cel 11 arranged in the shape of a grid per line, and it was made to operate in juxtaposition was explained as an example above, it is not limited to this. For example, also when choosing each sensor cel 11 according to an individual one by one and performing test actuation, the gestalt of each above—mentioned implementation can be applied and the respectively same operation effectiveness is acquired.

[0048]

[Effect of the Invention] As explained above, since this invention prepares a test circuit for every sensor cel and inspected actuation of the calibration circuit concerned, before assembling as detailed configuration detection sensor equipment, it can test actuation of a calibration circuit with the sensor chip simple substance the sensor cel was carried. Therefore, an assembly activity can be done only using a normal sensor chip, and increase of the manufacturing cost resulting from failure of a calibration circuit can be controlled.

[Translation done.]

## \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is the external view showing the detailed configuration detection sensor equipment concerning the gestalt of 1 operation of this invention.

[Drawing 2] It is the block diagram showing the detailed configuration detection sensor equipment concerning the gestalt of 1 operation of this invention.

Drawing 3] It is the block diagram showing the detailed configuration detection sensor equipment concerning the gestalt of operation of the 1st of this invention.

[Drawing 4] It is the example of a configuration of the sensor cel concerning the gestalt of operation of the 1st of this invention.

[Drawing 5] It is the block diagram showing the detailed configuration detection sensor equipment concerning the gestalt of operation of the 2nd of this invention.

[Drawing 6] It is the example of a configuration of the sensor cel concerning the gestalt of operation of the 2nd of this invention.

[Drawing 7] It is the example of a configuration of the threshold circuit concerning the gestalt of operation of the 2nd of this invention.

[Drawing 8] It is the block diagram showing conventional detailed configuration detection sensor equipment.

[Drawing 9] It is the example of a configuration of the conventional sensor cel.

[Drawing 10] It is the timing chart which shows detection actuation of a sensor cel.

[Drawing 11] It is the timing chart which shows calibration actuation.

[Drawing 12] It is the example of a configuration of a load component.

[Description of Notations]

1 [ — Sensor circuit, ] — A sensing element, 1A — Quantity of electricity, 1B — A sensor electrode, 2 23 — An electrical-potential-difference-time amount conversion circuit (VT conversion circuit / with a test facility), 24 — Threshold circuit (with a test facility), 25 — The AND gate, 26 — A NAND gate, 2A, 2B — Output signal, 2C — The potential of capacity CL, 3 — A calibration circuit, 31 — Load circuit, 32 — A counter circuit, 33 — A time amount signal comparator circuit, 34 — AND gate, 35 — The OR gate, 3A — A reference pulse signal, 3B — Counter input signal, 3C — An acknowledge signal of operation, 4 — An A/D-conversion circuit, 4A — Digital output signal, 5 — A test control circuit, 5A — A test circuit control signal, 8 — Test circuit, 81 [ — Detailed configuration detection sensor equipment, ] — A selector, 9 — A selection circuitry, 9A — A selection signal, 10 11 [ — A finger front face,

15 / — Passivation membrane, ] — A sensor cel, 12 — A sensor side, 13 — A finger, 14 16 — An insulating layer, WL, WL1-WLp — A cel selection line, DL, DL1-DLq — Data line, CL [ — Load component, ] — The control line, TL — The test control line, AD — An address signal, Z1-ZN VDD [ — Capacity, Ra / — Resistance, I IVT / — A current source, Q1 / — PchMOSFET, Q2 / — NchMOSFET, RE/PRE / — A sensor circuit control signal N1 / — Joint. ] — Supply voltage, Cf — Detection capacity, Cp0 — Parasitic capacitance, CL

[Translation done.]

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-340517 (P2002-340517A)

(43)公開日 平成14年11月27日(2002.11.27)

(51) Int.Cl.7		識別記号	ΡΙ	テーマコード(参考)
G01B	7/34	102	G01B 7/34	102A 2F063
A 6 1 B	5/117		G06T 1/00	400G 4C038
GOGT	1/00	400	A 6 1 B 5/10	322 5B047

## 審査請求 未請求 請求項の数5 OL (全 10 頁)


(21)出願番号	特顧2001-149456(P2001-149456)	(71)出顧人	000004226
			日本電信電話株式会社
(22)出願日	平成13年5月18日(2001.5.18)		東京都千代田区大手町二丁目3番1号
		(72)発明者	森村 浩季
			東京都千代田区大手町二丁目3番1号 日
			本電信電話株式会社内
		(72)発明者	重松 智志
	•		東京都千代田区大手町二丁目3番1号 日
			本電信電話株式会社内
		(74)代理人	
		(1-1) (4-1)(	弁理士 山川 政樹
	•		月桂工 山川 以何
			⊟ do pri) a dat J
			最終頁に続く

## (54) 【発明の名称】 微細形状検出センサ装置

## (57) 【要約】

【課題】 キャリブレーション回路の故障に起因する製造コストの増大を抑制できるようにする。

【解決手段】 検出対象の微細形状に応じて変化する電気量を検出素子1で検出し、その電気量に応じた信号をセンサ回路2から出力するセンサセル11を2次元に配列して微細形状の凹凸を感知する微細形状検出センサ装置において、各センサセル11ごとに、そのキャリブレーション回路3の動作を検査するテスト回路8を設け、テスト回路制御信号5Aに基づき各センサ回路2で一律に検出感度を調整する。



【特許請求の範囲】

【請求項1】 検出対象の微細形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンサ回路と、このセンサ回路の検出感度を調整するキャリブレーション回路とを有する複数のセンサセルを有し、2次元に配列されたこれらセンサセルの出力に基づき前記微細形状の凹凸を感知する微細形状検出センサ装置であって、

前記センサセルごとに設けられ、当該キャリブレーション回路の動作を検査するテスト回路を備えることを特徴とする微細形状検出センサ装置。

【請求項2】 請求項1記載の微細形状検出センサ装置において、

前記テスト回路は、テスト動作の際、当該センサ回路からの出力に代えて、当該キャリブレーション回路の動作を確認するための動作確認信号を、当該センサセルからの出力信号として出力するセレクタからなることを特徴とする微細形状検出センサ装置。

【請求項3】 請求項1記載の微細形状検出センサ装置 20 において、

前記テスト回路は、テスト動作の際、当該キャリブレーション回路の動作を確認するための動作確認信号が第1の状態を示す場合は、所定の閾値に基づき前記電気量に応じた出力を当該センサセルの出力信号として出力し、前記動作確認信号が第2の状態を示す場合は、当該センサセルの出力信号の出力レベルを固定する閾値回路からなることを特徴とする微細形状検出センサ装置。

【請求項4】 請求項2または3記載の微細形状検出センサ装置において、

前記キャリブレーション回路は、当該センサ回路の検出 感度を調整する負荷回路と、計数データに基づきこの負 荷回路を制御するカウンタ回路とを有し、

前記動作確認信号として前記計数データの最上位ビット の信号を用いることを特徴とする微細形状検出センサ装 置。

【請求項5】 請求項1記載の微細形状検出センサ装置において、

前記各テスト回路は、共通に接続されたテスト制御線を介して供給されるテスト回路制御信号に基づき当該キャリブレーション回路の動作を検査することを特徴とする 微細形状検出センサ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、微細形状検出センサ装置に関し、特に人間の指紋や動物の鼻紋などの微細な凹凸を感知する微細形状検出センサ装置に関するものである。

[0002]

【従来の技術】検出対象の微細形状を検出する微細形状 50

2

検出センサ装置の応用例として、指紋のパターンを検出する指紋センサが多数提案されている。例えば、「ISSC C DIGEST OF TECHNICAL PAPERS」 FEBRUARY 1998 pp. 28 4~285に記載されている。これは、LSIチップの上に2次元に配列されたセル(以下、センサセルという)の内部にセンサ電極を設け、このセンサ電極と絶縁膜を介して触れた指の皮膚との間に形成される静電容量を検出して、指紋の凹凸パターンを感知するものである。指紋の凹凸により形成される容量の値が異なるため、この容量差を検出することで指紋の凹凸を感知することができる

【0003】また、複数あるセンサ回路の検出感度を個別に調整する手段を有する微細形状検出センサ装置が提案されている(例えば、特願2000-171932号など参照)。図8に従来の微細形状検出センサ装置のブロック図を示す。センサセル11は、検出素子1、センサ回路(VT変換)2、キャリブレーション回路3および選択回路9で構成されている。

【0004】検出素子1は、微細形状を電気量に変換するための素子である。センサ回路2は、微細形状により変化する検出素子の電気量を計測し、内部の電圧-時間変換回路でその電気量に応じたパルス幅を有する時間信号へ変換し、出力信号2Aとして出力する回路である。キャリプレーション回路3は、当該センサセル11のセンサ回路2の検出感度を各センサセルごとに個別に調整(感度調整)する回路である。選択回路9は選択信号9Aに基づき当該センサセル11を動作状態とする回路である。

【0005】各センサセル11のセンサ回路2における検出感度を調整する(以下、キャリブレーションという)ときは、被測定物として、凹凸のない基準サンプルをそのセンサで検出したり、センサ面に何も置かずに検出を行うことで、各センサセルに同一の測定値を検出させる。センサセル11からの出力信号2Aはキャリブレーション回路3に入力される。キャリブレーション回路3は、負荷回路31、カウンタ回路(nビット)32および時間信号比較回路33で構成される。

【0006】時間信号比較回路33では、出力信号2Aと所望の検出感度に応じたパルス幅を有する基準パルス信号3Aとが比較される。そして、両者の時間差分のパルス幅を有する比較結果がカウンタ入力信号3Bとしてカウンタ回路(nピット)32へ入力される。カウンタ回路32では、このカウンタ入力信号3Bに基づきカウンタ動作を行う。これによりカウンタ回路32での計数データが順次更新され、この計数データにより負荷回路31に設けられたn個の負荷素子 $Z_1$ ~ $Z_n$ に対するセンサ回路2への接続が制御されてセンサ回路2の検出感度が調整される。この動作を各センサセル11で1回または複数回繰り返すことにより個々のセンサ回路2の検出感度を調整し、各センサセルの性能を均一にする。

.3

【0007】図9に、従来のセンサセルの具体的構成例を示す。検出素子1は絶縁層16に形成されパシベーション膜15に覆われたセンサ電極1Bの間に形成される電気量として指表面14とセンサ電極1Bの間に形成される静電容量 $C_f$ を用いている。センサ回路2は、PchMOSFETQ1、 $NchMOSFETQ_2$ 、定電流源Iおよび電圧—時間変換回路(以下、VT変換回路という)から構成されている。 $C_{p0}$ は寄生容量である。

【0008】図10にセンサセルの検出動作を示すタイミングチャートを示す。時刻T1以前では、センサ回路制御信号/PRE(PREバー)が電源電圧 $V_{DD}$ に制御されて $Q_1$ がオフし、センサ回路制御信号REが電圧0Vに制御されて $Q_2$ がオフしており、節点 $N_1$ は0Vである。時刻T1に信号/PREが0Vに制御されて $Q_1$ がオンし、節点 $N_1$ は $V_{DD}$ まで上昇する。そして時刻T2に信号/PREおよび信号REが $V_{DD}$ へ制御されて $Q_1$ がオフするとともに $Q_2$ がオンする。これにより、静電容量 $C_1$ に蓄積された電荷が放電される。

【0009】したがって、静電容量 $C_f$ に依存した速度で節点 $N_1$ の電位は徐々に低下することになり、時刻 $T_2$ から所定時間 $\Delta$  t だけ経過した時刻 $T_3$ に信号REを0 Vに制御して $Q_2$ をオフすると、節点 $N_1$ では静電容量  $C_f$ に応じた電位 $V_{DD}$   $-\Delta$  Vが維持され、これが $V_T$ 変換回路21へ出力される。

【0010】 V T 変換回路 21 には、定電流源 I  $\gamma_T$ 、容量  $C_L$  および閾値回路 22 が設けられている。この V T 変換回路 21 では、節点  $N_1$  の電位に応じて定電流源 I V T が動作し、容量  $C_L$  を充電する。閾値回路 22 では、この容量  $C_L$  の電位が所定の閾値を上回った時点でその出力すなわち出力信号 2A を反転させる。これにより、電荷が空の容量  $C_L$  に対して充電を開始してから、節点  $N_1$  の電位に応じた時間だけ経過した後、出力信号 2A が反転することになり、検出対象の微細形状を検出するセンシング動作時にはこの時間長を測定することにより、皮膚表面の凹凸がわかる。

【0011】また、センス回路2の検出感度を調整するキャリブレーション動作時には、すべての負荷素子を非活性状態とするように予めカウンタ回路32の計数データを初期設定値に設定する。またVT変換回路21からの出力信号2Aは個々の検出動作ごとにその開始時点で初期設定値に設定する。そして、所望の検出感度に応じたパルス幅を有する基準パルス信号3Aをセンサセル11で順次検出動作を行う。これにより、センサ回路2から出力信号2Aが得られ、図11に示すように、時間信号比較回路33で出力信号2Aと基準パルス信号3Aとが比較され、例えば、出力信号2Aと基準パルス信号3Aとが比較され、例えば、出力信号2Aと基準パルス信号3Aとの論理積によりカウンタ入力信号3Bが生成される。

【0012】出力信号2Aは、静電容量Cfが一定の際、負荷回路31の負荷に応じて、図11に示すよう

4

に、基準パルス信号 3 Aの立ち上がりエッジから出力信号 2 Aの立ち上がりエッジまでの遅れ時間 t s が変化する。したがって、t s で決定される時間より早く出力信号 2 Aが変化した場合(t s>t r)は(時刻 T 1, T 2)、検出動作ごとにカウンタ入力信号 3 Bがカウンタ回路 3 2 へ入力されるため、カウンタ回路 3 2 では計数データがインクリメントされ、負荷回路 3 1 の負荷が順次増加する。

【0013】そして、tsで決定される時間以降に出力信号 2Aが変化した場合( $ts \le tr$ )は(時刻 T3)、センサ回路 2の検出感度が trに対応する所望の感度となってカウンタ入力信号 3Bが出力されなくなり、そのときの負荷素子の選択状態がカウンタ回路 32により保持される。したがって、各負荷素子の負荷値として例えば  $2k=2\cdot2^{k-1}$ (kは自然数)と設定しておくことにより、計数データがカウントアップされるごとに 2ずつ負荷回路 31の値が大きくなり、 2単位で検出感度を調整できる。このようなキャリブレーション動作が各センサセル 11 ごとに個別に実行され、それぞれ適切な検出感度に調整される。

【0014】負荷回路31の負荷素子 $Z_1$ ~ $Z_n$ としては、活性状態と非活性状態に制御できる負荷素子を用いてもよい。図12は活性状態と非活性状態に制御できる負荷素子の実現例であり、図12(a)に容量性負荷素子の例、図12(b)に抵抗性負荷素子の例を示す。このように、各センサ回路2ごとにキャリブレーション回路3を設けることにより、プロセスばらつきに起因してセンサ回路2の特性すなわち検出感度がセンサセルごとに異なっていても、各センサセルの検出性能を均一にすることができる。

[0015]

る。

【発明が解決しようとする課題】しかしながら、このような従来の微細形状検出センサ装置では、センサ回路2の検出感度についてはキャリプレーション回路3自体に故障があった場合には、それを検出できなかった。特に、キャリプレーション回路3のカウンタ回路32は、MOSトランジスタ素子の数も多く実装密度も高いため、他の回路部と比較して半導体プロセスに起因する故障が発生しやくなる。

【0016】そのため、センサセルが搭載されたセンサチップ以外の回路部品も含めて微細形状検出センサ装置を組み立てた後に動作試験を行って、キャリブレーション回路が機能しないものを選択排除する必要があり、キャリブレーション回路の故障に起因して製造コストが増大してしまうという問題があった。本発明はこのような課題を解決するためのものであり、キャリブレーション回路の故障に起因する製造コストの増大を抑制できる微細形状検出センサ装置を提供することを目的としてい

## [0017]

【課題を解決するための手段】このような目的を達成するために、本発明にかかる微細形状検出センサ装置は、検出対象の微細形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンサ回路と、このセンサ回路の検出感度を調整するキャリプレーション回路とを有する複数のセンサセルを有し、2次元に配列されたこれらセンサセルの出力に基づき微細形状の凹凸を感知する微細形状検出センサ装置であって、センサセルごとに設けられ、当該キャリプレーション回路の動作を検査するテスト回路を備えるものである。

【0018】テスト回路としては、テスト動作の際、当該センサ回路からの出力に代えて、当該キャリブレーション回路の動作を確認するための動作確認信号を、当該センサセルからの出力信号として出力するセレクタを用いてもよい。あるいは、テスト動作の際、当該キャリブレーション回路の動作を確認するための動作確認信号が第1の状態を示す場合は、所定の閾値に基づき電気量に20応じた出力を当該センサセルの出力信号として出力し、動作確認信号が第2の状態を示す場合は、当該センサセルの出力信号の出力レベルを固定する閾値回路を用いてもよい。

【0019】また、キャリブレーション回路が、当該センサ回路の検出感度を調整する負荷回路と、計数データに基づきこの負荷回路を制御するカウンタ回路とからなる場合は、動作確認信号として計数データの最上位ビットの信号を用いてもよい。各テスト回路では、共通に接続されたテスト制御線を介して供給されるテスト回路制御信号に基づき当該キャリブレーション回路の動作を検査するようにしてもよい。

## [0020]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。図1に、本発明にかかる微細形状検出センサ装置の使用状態を示す。微細形状検出センサ装置10は、図1に示されるように、互いに隣接した多数のセンサセルによって構成され、代表的には、2次元(アレイ状や格子状)に配置された多数のセンサセル11から構成されている。この微細形状検出センサセル11から構成されている。この微細形状検出センサを置10のセンサ面12に指13など検出対象を接触させることにより、その検出対象表面(ここでは指紋の凹凸形状)がそれぞれのセンサセル11で個別に検出され、検出対象の微細形状を示す2次元データが出力される。

【0021】図2は本発明の一実施の形態にかかる微細 形状検出センサ装置を示すブロック図である。この微細 形状検出センサ装置10では、各センサセル11がp個 ×q個(p, qは2以上の整数)の格子状に配置されて いる。デコーダDCは、アドレス信号ADに基づきセル 50 6

選択線WL1~WLqのいずれかへ選択信号を出力する。これらセル選択線WL1~WLqは、各センサセル11のうち、当該行に配置されているq個のセンサセル11へ共通して接続されており、デコーダDCから当該セル選択線WLへ選択信号が出力されることにより、当該行に配置されているq個のセンサセル11が同時に選択され、動作状態となる。

【0022】また、列方向に配置されているp個のセンサセル11ごとに、それぞれA/D変換回路4が設けられており、各列に配置されているp個のセンサセル11がそれぞれデータ線DL1~DLqにより共通に接続されている。A/D変換回路4は、当該データ線DLを介してセンサセル11からアナログ信号により出力される出力信号をA/D変換し、デジタル出力信号4Aを出力する。

【0023】このような構成の微細形状検出センサ装置 10では、微細形状を検出するためのセンシング動作の際、デコーダDCからの選択信号により、各データ線DL1~DLqごとにそれぞれ1つのセンサセル11が同時に選択され、これらq個のセンサセル11からの出力信号が、それぞれデータ線DL1~DLqを介して並列的にA/D変換回路4へ入力され、デジタル出力信号4Aとして出力される。したがって、アドレス信号ADを順に変化させることにより、行ごとにq個のセンサセル11が選択されて、これらセンサセル11の出力信号が各A/D変換回路4から順次行単位でデジタル出力信号4Aとして出力され、結果として、微細形状を示す2次元データが得られる。

【0024】また、センサセル11の検出感度を調整するキャリブレーション動作の際には、上記センシング動作と同様にして行単位でq個のセンサセル11が同時に選択される。そしてすべてのセンサセル11に対して共通に接続されている制御線CLを介して、基準パルス信号3Aが供給される。したがって、アドレス信号ADを順に変化させることにより、行ごとに選択されたq個のセンサセル11ごとに個別に、かつ順次行単位で並列的に調整されることになる。

【0025】一方、テスト制御線TLについても、すべてのセンサセル11に対して共通に接続されている。したがって、各センサセル11のキャリブレーション回路3を一括してテストするテスト動作の際には、そのテスト実行を指示するテスト回路制御信号5Aが、テスト制御回路5からテスト制御線TLを介してすべてのセンサセル11へ同時に供給され、すべてのセンサセル11で一括してキャリブレーション回路3のテストが行われる。

【0026】次に、図3を参照して、本発明にかかる第 1の実施の形態について説明する。図3はセンサセル1 1の構成を示すプロック図である。各センサセル11 は、それぞれ同一構成をなしており、検出素子1、セン

サ回路 2、キャリブレーション回路 3、テスト回路 8 および選択回路 9 から構成されている。検出素子 1 は、微細形状を電気量 1 Aへ変換するための素子である。センサ回路 2 は、微細形状により変化する検出素子の電気量 1 Aを計測し、その電気量(大きさ)に応じた出力信号 2 Bへ変換して出力する回路である。なお、センサ回路 2 の構成は前述(図 9 参照)と同様であり、ここでの詳細な説明は略す。

【0027】キャリブレーション回路3は、当該センサ回路2の検出感度を個別に調整する回路である。このキャリブレーション回路3には、複数の負荷素子からなる負荷回路31、この負荷回路31の各負荷素子を制御するための計数データを保持出力するカウンタ回路32、およびテスト動作時にセンサ回路2の出力信号2Bと基準パルス信号3Aとを比較する時間信号比較回路33が設けられている。選択回路9は選択信号9Aに基づき当該センサセル11を動作状態とする回路である。

【0028】テスト回路8は、各センサセル11のキャリプレーション回路3の動作をテストする回路である。このテスト回路8は、センサ回路2とデータ線DLとの 20間に設けられており、テスト動作時にはテスト回路制御信号5Aに基づき切替動作が行われ、センサ回路2からの出力信号2Bに代えて動作確認信号3Cが出力信号2Aとしてデータ線DLへ出力される。この動作確認信号3Cとしては、カウンタ回路32の動作を確認できる信号として、例えばカウンタ回路32から出力される計数データの最上位ビット信号が用いられる。

【0029】次に、図4を参照して、本実施の形態の動作について説明する。図4にセンサセルの具体的構成例を示す。テスト動作時には、被測定物として、凹凸のない基準サンプルをそのセンサで検出したり、センサ面に何も置かずに検出を行うことで、各センサセルに同一の測定値を検出させる。そして、テスト制御回路5からテスト制御線TLを介して各センサセル11へテスト回路制御信号5Aを出力する。

【0030】テスト回路8には、センサ回路2からの出力信号2Bとカウンタ回路32からの動作確認信号3Cとのいずれかを選択するセレクタ81が設けられている。このセレクタ81では、テスト回路制御信号5Aが出力されていない際には、出力信号2Bが選択されて出力信号2Aとして出力され、テスト回路制御信号5Aが出力されているテスト動作時には、動作確認信号3Cが選択されて出力信号2Aとして出力される。

【0031】したがって、テスト回路制御信号5Aの出力に応じて、セレクタ81が切り替えられ、カウンタ回路32からの動作確認信号3Cがデータ線DLに出力される。この動作確認信号3Cが初期状態(Lレベル)であることを確認した後、センサ回路制御信号/PREおよびREを制御してセンサ回路2で検出動作を順次実行させる。これにより、VT変換回路21の出力信号2B

8

として、検出動作ごとに1つのパルス信号が出力され ろ

【0032】このパルス信号は、時間信号比較回路33へ入力される。時間信号比較回路33には、ANDゲート34とORゲート35とが設けられている。ORゲート35には、テスト回路制御信号5Aと基準パルス信号3Aとが入力されており、テスト動作時にはテスト回路制御信号5Aが出力され、キャリブレーション動作時には基準パルス信号3Aを出力される。ANDゲート34には、ORゲート35の出力と出力信号2Bとが入力されており、これら入力の論理積がカウンタ入力信号3Bとしてカウンタ回路32へ出力される。

【0033】したがって、テスト動作時にはテスト回路制御信号5Aと出力信号2Bとの論理積がカウンタ入力信号3Bとして出力される。なお、キャリブレーション動作時には基準パルス信号3Aと出力信号2Bとの論理積がカウンタ入力信号3Bとして出力される。このようにして、テスト動作時には、センサ回路2での検出動作ごとにパルス信号からなるカウンタ入力信号3Bがカウンタ回路32へ入力され、その計数データが徐々に増加する。そして、動作確認信号3Cとして選んだビット、ここでは最上位ビットまで計数が進み、カウンタ回路32の正常状態(Hレベル)へ反転する。

【0034】この動作確認信号3Cは、テスト回路8のセレクタ81を介してデータ線DLへ出力信号2Aとして出力される。したがって、各センサセル11からの出力信号2Aが正常状態(Hレベル)を示すことを確認することにより、キャリブレーション回路3が正常に動作するか否かを判断することができる。

【0035】このように、各センサセル11ごとにテスト回路8を設け、テスト動作時にはカウンタ回路の正常動作を示す動作確認信号3Cを出力信号2Aとして出力するようにしたので、微細形状検出センサ装置として組み立てる前に、センサセルが搭載されたセンサチップ単体でキャリブレーション回路3さらにはカウンタ回路32の動作をテストすることができる。したがって、正常なセンサチップのみを用いて組み立て作業を行うことができ、キャリブレーション回路の故障に起因する製造コストの増大を抑制できる。

【0036】また、時間信号比較回路33では、テスト動作に用いるテスト回路制御信号5Aおよびキャリブレーション動作に用いる基準パルス信号3Aの論理和出力と、センサ回路2からの出力信号2Bとの論理積をカウンタ入力信号3Bとしてカウンタ回路32へ入力するようにしたので、簡素な回路構成でテスト動作時およびキャリブレーション動作時におけるカウンタ回路32への入力信号を切替制御できる。

【0037】次に、図5を参照して、本発明にかかる第2の実施の形態について説明する。図5は第2の実施の形態にかかる微細形状検出センサ装置を示すブロック図

である。第1の実施の形態(図3参照)では、センサ回路2の後段にテスト回路8を設けた場合について説明したが、本実施の形態は、センサ回路2の内部、ここではVT変換回路23内に設けたものであり、他の構成は第1の実施の形態と同様である。

【0038】図6にセンサセルの具体的構成例を示す。このテスト回路2のVT変換回路23には、閾値回路24として、前述したテスト回路8の機能を有する回路が設けられている。すなわち、閾値回路24には、テスト回路制御信号5Aが入力されており、センシング動作時には、容量CLの電位が所定の閾値と比較され、その比較結果が出力信号2Aとして出力される。また、テスト回路制御信号5Aがテスト動作中を示す場合は、カウンタ回路32からの動作確認信号3Cに応じて、センシング動作時と同様のセンサ出力、または固定レベルのいずれかが選択されてデータ線DLへ出力信号2Aとして出力される。

【0039】一方、キャリブレーション回路3の時間信 号比較回路33には、出力信号2Aが入力されており、 テスト動作時にはテスト回路制御信号5Aと出力信号2 Aとの論理積がカウンタ入力信号3Bとして出力され る。なお、キャリブレーション動作時には基準パルス信 号3Aと出力信号2Aとの論理積がカウンタ入力信号3 Bとして出力される。したがって、テスト動作の際に は、動作確認信号3Cが初期状態(Lレベル:第1の状 態)のときにセンシング動作時と同様の出力信号 2 Aが 出力されていることを確認した後、センサ回路2での検 出動作を開始する。これにより、センサ回路2での検出 動作ごとにパルス信号からなるカウンタ入力信号3Bが カウンタ回路32へ入力され、その計数データが徐々に 増加する。そして、動作確認信号3Cとして選んだビッ ト、ここでは最上位ピットまで計数が進み、そのビット がHレベルへ反転する。

【0040】これにより、この動作確認信号3Cが正常状態(Hレベル:第2の状態)を示すものとなり、閾値回路24からの固定レベル(Lレベル)の出力信号2Aがデータ線DLへ出力される。したがって、各センサセル11からセンシング動作時と同様の出力信号2Aが出力されていることと、その出力信号2Aが固定レベルを示すことを確認することにより、キャリブレーション回 40路3が正常に動作するか否かを判断することができる。

【0041】このように、各センサセル11ごとにテスト機能付き閾値回路24を設け、テスト動作時には、動作確認信号が初期状態を示す場合は、所定の閾値に基づき電気量に応じた出力を当該センサセルの出力信号2Aとして出力し、カウンタ回路32の正常動作を示す動作確認信号3Cに応じて固定レベルの出力信号2Aを出力するようにしたので、これら出力信号2Aのレベルをそれぞれ確認することにより、微細形状検出センサ装置として組み立てる前に、センサセルが搭載されたセンサチ50

10

ップ単体でキャリブレーション回路3さらにはカウンタ回路32の動作をテストすることができる。したがって、第1の実施の形態と同様に、正常なセンサチップのみを用いて組み立て作業を行うことができ、キャリブレーション回路の故障に起因する製造コストの増大を抑制できる。

【0042】図7に閾値回路24の具体的構成例を示す。この閾値回路24には、ANDゲート25とNANDゲート26が設けられている。NANDゲート26には、テスト回路制御信号5Aと動作確認信号3Cとが入力されており、その論理積の反転論理が出力される。したがって、テスト動作時にはHレベルのテスト回路制御信号5Aが入力されるため、動作確認信号3Cの反転論理が出力される。またテスト動作時以外の際には、Hレベルが出力される。

【0043】ANDゲート25には、このNANDゲート26の出力と容量 $C_L$ の電位が入力されており、その論理積が出力信号2Aとして出力される。したがって、テスト動作時、動作確認信号3Cが初期状態を示すLレベルの期間では、容量 $C_L$ の電位2CがANDゲート25の閾値により二値化され、出力信号2Aとしてセンサ回路2での検出動作に応じたパルス信号が出力される。また、動作確認信号3Cがカウンタ回路32の正常状態を示すHレベルとなった際には、Lレベルの出力信号2Aが固定的に出力される。なお、テスト動作時以外の際には、容量 $C_L$ の電位2CがANDゲート25の閾値により二値化され、出力信号2Aとして出力される。

【0044】このように、ANDゲート25とNANDゲート26とを組み合わせて閾値回路24を構成したので、セレクタ81を用いることなくわずかな回路規模でテスト機能を有する閾値回路24を実現できる。

【0045】また、時間信号比較回路33では、テスト動作に用いるテスト回路制御信号5Aおよびキャリブレーション動作に用いる基準パルス信号3Aの論理和出力と、センサ回路2からの出力信号2Aとの論理積をカウンタ入力信号3Bとしてカウンタ回路32へ入力するようにしたので、簡素な回路構成でテスト動作時およびキャリブレーション動作時におけるカウンタ回路32への入力信号を切替制御できる。

【0046】以上の各実施の形態では、動作確認信号3 Cとして、カウンタ回路32の計数データのうちその最上位ビットを用いるようにした場合を例として説明したが、カウンタ回路32の正常動作を確認できる信号であれば、他の信号を用いてもよい。上記各実施の形態のように、動作確認信号3Cとして、最上位ビットを用いることにより、カウンタ回路32のすべてのビットについての正常動作を1ビットの信号で確認することができ、回路構成を極めて簡素化できる。

【0047】以上では、格子状に配置されたセンサセル 11を行単位で選択して並列的に動作させる場合を例と

(7)

11

して説明したが、これに限定されるものではない。例えば、各センサセル11を順次個別に選択してテスト動作を行う場合にも、上記各実施の形態を適用することができ、それぞれ同様の作用効果が得られる。

#### [0048]

【発明の効果】以上説明したように、本発明は、センサセルごとにテスト回路を設けて、当該キャリブレーション回路の動作を検査するようにしたので、微細形状検出センサ装置として組み立てる前に、センサセルが搭載されたセンサチップ単体でキャリブレーション回路の動作 10をテストすることができる。したがって、正常なセンサチップのみを用いて組み立て作業を行うことができ、キャリブレーション回路の故障に起因する製造コストの増大を抑制できる。

## 【図面の簡単な説明】

【図1】 本発明の一実施の形態にかかる微細形状検出 センサ装置を示す外観図である。

【図2】 本発明の一実施の形態にかかる微細形状検出 センサ装置を示すブロック図である。

【図3】 本発明の第1の実施の形態にかかる微細形状 20 検出センサ装置を示すブロック図である。

【図4】 本発明の第1の実施の形態にかかるセンサセ ルの構成例である。

【図5】 本発明の第2の実施の形態にかかる微細形状 検出センサ装置を示すブロック図である。

【図6】 本発明の第2の実施の形態にかかるセンサセルの構成例である。

【図7】 本発明の第2の実施の形態にかかる閾値回路の構成例である。

【図8】 従来の微細形状検出センサ装置を示すプロッ 30

12

ク図である。

【図9】 従来のセンサセルの構成例である。

【図10】 センサセルの検出動作を示すタイミングチャートである。


【図11】 キャリブレーション動作を示すタイミング チャートである。

【図12】 負荷素子の構成例である。


【符号の説明】


1…検出素子、1A…電気量、1B…センサ電極、2… センサ回路、23…電圧-時間変換回路(VT変換回路 /テスト機能付き)、24…閾値回路(テスト機能付 き)、25…ANDゲート、26…NANDゲート、2 A, 2B…出力信号、2C…容量CLの電位、3…キャ リブレーション回路、31…負荷回路、32…カウンタ 回路、33…時間信号比較回路、34…ANDゲート、 35…ORゲート、3A…基準パルス信号、3B…カウ ンタ入力信号、3C…動作確認信号、4…A/D変換回 路、4A…デジタル出力信号、5…テスト制御回路、5 A…テスト回路制御信号、8…テスト回路、81…セレ クタ、9…選択回路、9A…選択信号、10…微細形状 検出センサ装置、11…センサセル、12…センサ面、 13…指、14…指表面、15…パシベーション膜、1 6 ···絶縁層、WL, WL1~WLp···セル選択線、D L, DL1~DLq…データ線、CL…制御線、TL… テスト制御線、AD…アドレス信号、Z1~ZN…負荷素 子、VDD···電源電圧、Cf···検出容量、CpO···寄生容 量、CL···容量、Ra···抵抗、I, I VT···電流源、Q1··· PchMOSFET, Q2...NchMOSFET, R E, / P R E … センサ回路制御信号、N<sub>1</sub>…節点。


【図1】





【図2】












【図8】

 【図9】



## フロントページの続き

(72) 発明者 町田 克之

東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内

**平电信电码休入云**位内

(72) 発明者 久良木 億

東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内

(72) 発明者 島村 俊重

東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内

Fターム(参考) 2F063 AA43 BA29 CA02 DA02 DC08

DD07 HA04 4C038 FF01 FG00

1CO38 PPO1 PGOU

5B047 AA25

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	ŧ
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALIT	Γ <b>Υ</b>
OTHER:	

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.